Optimización de circuitos digitales mediante transformaciones estructurales generalizadas. Aplicación a la síntesis en fpgas basadas en multiplexores

• Autores: Jose Alberto Espejo Redondo
• Directores de la Tesis: Luis Entrena Arrontes (dir. tes.)
• Lectura: En la Universidad Carlos III de Madrid ( España ) en 2003
• Idioma: español
• Tribunal Calificador de la Tesis: Salvador Bracho (presid.), Emilio Olías Ruiz (secret.), Javier Uceda Antolín (voc.), L. García Franquelo (voc.), Román Hermida Correa (voc.)
• Texto completo no disponible (Saber más ...)
• Resumen

  • En esta tesis se proponen técnicas para la optimización del diseño de circuitos integrados digitales considerando sus características de área y velocidad.

    Dichas técnicas se basan en el mecanismo de transformaciónes estructuralesde adición y eliminación de sustancias lógicas (Redundancy Addition and Removal, RAR). Sobre este mecanismo, se realiza un estudio sistemático y se obtienen novedosas conclusiones que permiten superar los límites que presenta. Además de superar dichos límites, extiende el campo de actuación de dichas transformaciones para que puedan ser empleadas directamente sobre circuitos previamente mapeados. El resultado es la definición de una nueva forma de cálculo de tranformaciones lógicas que puede ser aplicada de manera eficiente y eficaz sobre cualquier tipo de circuito lógico. La aplicación de dicha teoría se concreta en la generación de una herramienta de diseño asistido por computador que consigue circuitos digitales más pequeños y más rápidos que los diseñados con las técnicas convencionales. Dicha herramienta se aplica a la optimización de funciones lógicas implementadas en circuitos ASIC y en circuitos FPGA basadas en multiplexores