Estrategias de test y monitorización de sistemas basados en microprocesadores usando lógica compatible con el estándar ieee 1149.1

• Autores: Eduardo Torre Arnanz
• Directores de la Tesis: J. Uceda (dir. tes.)
• Lectura: En la Universidad Politécnica de Madrid ( España ) en 2000
• Idioma: español
• Tribunal Calificador de la Tesis: Pedro Manuel Martínez Martínez (presid.), Salvador Bracho (secret.), José Luis Huertas Díaz (voc.), Antonio Núñez Ordóñez (voc.), Joan Figueras Pamies (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología electrónica
      • Diseño de circuitos
• Texto completo no disponible (Saber más ...)
• Resumen

  • El trabajo desarrollado en esta tesis aborda el uso de estructuras lógicas basadas en el estándar IEEE 1149.1(Boundary Scan) para el test, la monitorización y la depuración de los sistemas basados en macroceldas, y en particular de los sistemas micropreocesadores. Tradicionalmente los requisitos de test y de monitorización se plantean de forma separada, mientras que en el método que se propone se contemplan de forma conjunta desde las primeras fases de concepción y diseño del sistema.

    El método se basa en la utilización de modelos VHDL arquitecturales basados en implementaciones complejas del estándar IEEE 1149.1, que actúan como medio de acceso y de activación de los recursos de test, monitorización y depuración de los circuitos. En los modelos se pueden incluir elementos tales como subregistros, registros de observación y módulos específicos de monitorización, disponibles en una biblioteca de módulos que puede ser ampliada para soluciones a la medida.

    También se aborda un metodo original que diseño de la lógica de test y monitorización, el cual está soportado por un conjunto de herramientas que pretenden explotar las posibilidades de los lenguajes de descripción desde la fase de diseño arquitectural de los sistemas. En particular, se ha desarrollado un entorno de herramientas, como demostrador de la metodología, que se centran alrededor de los siguientes puntos:

    -Generación automática de modelos de la lógica de test y monitorización, a partir de un lenguaje de especificación original. Los modelos que se generan se integran con la descripción del resto del circuito, y contemplan la inserción de lógica de boundary scan y la inserción de módulos específicos orientados a la monitorización.

    -Generación automática de funciones de soporte a los bancos de pruebas para entornos de simulación, aplicables en las diferentes etapas de refinamiento del sistema.

    -Estimación de área de los modelos