Estudio de la calidad de los circuitos electrónicos descritos en vhdl. Propuesta de un conjunto de métricas
- Autores: Yago Torroja Fungairiño
- Directores de la Tesis: J. Uceda (dir. tes.)
- Lectura: En la Universidad Politécnica de Madrid ( España ) en 2000
- Idioma: español
- Tribunal Calificador de la Tesis: Pedro Manuel Martínez Martínez (presid.), Antonio Núñez Ordóñez (secret.), Juan Carlos López López (voc.), Emilio Olías Ruiz (voc.), Eugeni Garcia Moreno (voc.)
- Materias:
- Texto completo no disponible (Saber más ...)
- Resumen
El trabajo desarrollado en esta tesis doctoral aborda el problema del analisis de la calidad de los circuitos digitales descritos en VHDL mediante el uso de un conjunto reducido de métricas. Este conjunto está orientado hacia la medida de la calidad de la circuitería que se obtendrá tras el proceso de síntesis de las descripciones. Tradicionalmente, las medidas de calidad de los circuitos descritos en VHDL se han realizado considerando fundamentalmente los aspectos funcionales del diseño, y teniendo en cuenta recomendaciones sobre codificación y modelado. En esta tesis, sin embargo, y de forma original, se afronta el problema analizando el diseño desde el punto de vista del estilo de diseño y su estructura lógica.
El conjunto de métricas recoge y adapta el diseño mediante VHDL la mayoría de las recomendaciones clásicas sobre el diseño lógico de circuitos integrados (fundamentalmente los aspectos relacionados con el esquema de reloj y de inicialización asíncrona, analisis de los dominios de reloj, uso de señales tri-estado, inicialización de registros, etc). Además, considera algunas de las recomendaciones sobre la codificación y el modelado, aportando un enfoque e interpretación desde el punto de vista de la circuitería dichas recomendaciones.
El conjunto de métricas propuesto se aplica sobre un "modelo simplificado del hardware", presentado de forma original, que considera la estructura del diseño sin aportar detalles respecto a la lógica particular que se obtendrá la síntesis. Dicho modelo se obtiene a partir de las descripciones VHDL asumiendo una serie de simplificaciones que facilitan su procesamiento mantenimiento un grado de precisión suficiente para los analisis a los que esta orientado. El modelado no solo resulta útil como elemento sobre el que aplicar las metricas, sino que puede ser utilizado en muchas otras aplicaciones relacionadas con la síntesis VHDL en las que se requiera un interpretac
