Diseño de arquitecturas eficientes basadas en dispositivos lógicos programables para técnicas de acceso al medio en comunicaciones PLC
- Autores: Pablo Poudereux Clemente
- Directores de la Tesis: Álvaro Hernández Alonso (dir. tes.), Raúl Mateos Gil (codir. tes.)
- Lectura: En la Universidad de Alcalá ( España ) en 2017
- Idioma: español
- Tribunal Calificador de la Tesis: Jesús Ureña Ureña (presid.), Franco Donato Patuto González (secret.), Gustavo Daniel Sutter Capristo (voc.)
- Materias:
- Enlaces
- Resumen
- español
En el trabajo propuesto en esta tesis se han estudiado, analizado y desarrollado nuevas arquitecturas para la implementación de técnicas de acceso al medio en comunicaciones PLC de banda ancha. Estas arquitecturas se han incluido como periféricos avanzados en un sistema SoC general basado en FPGAs que integra un microprocesador soft encargado de realizar la supervisión del sistema y la gestión de las transferencias de datos. Además, la arquitectura SoC general dispone de un módulo DMA que asegura el flujo de datos necesario para cada técnica de acceso al medio, permitiendo que todo el sistema opere en tiempo real, atendiendo a los requisitos del estándar de PLC de banda ancha.
Para la definición de las distintas arquitecturas, se ha realizado un exhaustivo estudio de las técnicas de acceso al medio consideradas. Dentro de este estudio se ha efectuado un análisis de distintos algoritmos para su implementación, evaluándose las opciones más idóneas en cada caso. El análisis de distintas alternativas ha permitido obtener una arquitectura con un bajo consumo de recursos y que a su vez disponga de un tiempo de cómputo que permita la implementación en tiempo real. Esto se ha conseguido con el ratio de paralelismo, el cual ha permitido una reutilización a lo largo del tiempo de los recursos implicados, obteniéndose un compromiso entre tiempo de procesamiento y recursos empleados. Asimismo, dado que las arquitecturas se van a implantar sobre un dispositivo FPGA, es necesario considerar en todo este estudio el efecto de la precisión finita, ya que es determinante a la hora de obtener unas prestaciones adecuadas. Para ello, se ha tenido en especial consideración el dispositivo en el que se iba a realizar la implementación, utilizando el ancho de palabra máximo de las celdas aritméticas y de las memorias disponibles.
Para la comprobación de la calidad de las arquitecturas diseñadas se han desarrollado modelos de simulación en coma flotante y en coma fija. La utilización de modelos de simulación permite realizar análisis cuantitativo del efecto de la precisión finita y a su vez comprobar que la implementación desarrollada es correcta. Tanto los modelos de simulación, como las posteriores pruebas experimentales, han sido evaluados en distintas escenarios prácticos, permitiendo una verificación precisa de los datos obtenidos y su corroboración con los resultados simulados. Los escenarios considerados han tenido en cuenta distintos tipos de canales de transmisión, incrementando el nivel de ruido y atenuación gradualmente.
En el primer caso se ha empleado un canal ideal, que ha permitido realizar un estudio del efecto de la precisión finita sobre las arquitecturas propuestas. En el segundo caso se ha empleado un cable SMA como canal de transmisión. El cable SMA presenta una buena respuesta en frecuencia y por tanto se puede comparar la calidad de las arquitecturas en un sistema de transmisión completo, cuyo canal se aproxima al ideal. Por último, el tercer caso introduce un canal más agresivo formado por un cable eléctrico de doce metros. Con este canal se ha realizado una estimación del comportamiento de la técnica de acceso al medio en un canal similar al real sin el empleo de ningún módulo de estimación e igualación de canal
- English
This thesis deals with the study, design and development of new architectures for medium access techniques in broadband PLC (PowerLine Communications). These architectures have been included as advanced peripheral in a general SoC (System-onChip) system based on FPGAs (Field-Programmable Gate Arrays). It integrates a soft microprocessor which supervises the system and manages the data transfer. In addition, the general SoC architecture has a DMA (Direct Access Memory) module that assures the necessary data flow rate for every medium access technique, allowing the global system to operate in real time while meeting all these requirements from the broadband PLC standard.
For the definition of the different architectures, an exhaustive study of the considered medium access techniques has been done. An analysis of different algorithms for the implementation has been carried out in this study, evaluating the most suitable option. The analysis of different approaches has allowed an architecture with a low resource consumption to be obtained, as well as a processing time that makes real-time implementation feasible. This has been achieved by means of the parallelism ratio, which has been enabled the reutilization of the implied resources over time, obtaining a balance between processing time and resource consumptions. Likewise, as the architectures are intended to be implemented on a FPGA device, it is necessary to consider in all the study the effect of the finite precision representation. The finite precision effect is significant when obtaining suitable performance. For it, the device on which the architecture is about to be implemented, has been carefully considered using the maximum word width for both, the arithmetical cells and the available memories.
A floating point model and a fixed point model have been developed to verify the correctness of the designed architectures. These models allow to quantify the effect of the finite precision and in turn to verify that the developed implementation is correct. The simulation models and the experimental tests have been evaluated in different practical environments. This allows not only an accurate verification of proposals, but also the corroboration with the simulated results. The considered scenarios have taken into account different types of transmission channels, gradually increasing the level of noise and attenuation.
The first case has used an ideal channel in order to study the effect of the finite precision representation on the proposed architectures. The second case has employed a SMA cable as a transmission channel. The SMA cable presents a good frequency response and therefore it is possible to compare the quality of the architectures in a complete transmission system, whose transmission channel is close to the ideal one. Finally, the third case includes a more aggressive channel formed by a twelve-meter electrical cable. With this channel, an estimation of the behavior of the medium access technique has been achieved in a channel similar to the real one. This estimation has been done without using any module of channel estimation/equalization module.
- español
