Aportaciones a la metodología de diseño basada en Síntesis de Alto Nivel. Aportaciones al diseño de IPs para procesado de eventos complejos y codificación de vídeo
- Autores: Pedro P. Carballo
- Directores de la Tesis: Antonio Núñez Ordóñez (dir. tes.)
- Lectura: En la Universidad de Las Palmas de Gran Canaria ( España ) en 2016
- Idioma: español
- Tribunal Calificador de la Tesis: Roberto Sarmiento (presid.), Juan Antonio Montiel Nelson (secret.), César Sánz Alvaro (voc.), Juan Carlos López López (voc.), Teresa Riesgo (voc.)
- Materias:
- Enlaces
- Tesis en acceso abierto en: acceda
- Resumen
En la actualidad es posible abordar nuevos problemas que requieren alta capacidad de computación, con costes energéticos reducidos, debido a mejoras de integración en la tecnología de semiconductores. Ello permite la utilización de sistemas heterogéneos como aceleradores hardware, personalizados para cada problema. Todo esto ha producido un aumento en la complejidad de los sistemas electrónicos y en su diseño. Para incrementar la productividad de diseño es necesario subir el nivel de abstracción en la especificación del sistema, más allá de RTL, adoptando descripciones a nivel algorítmico. El diseñador centra su atención en la funcionalidad y la arquitectura del sistema y deja a procedimientos automáticos guiados los detalles de implementación. Esta tesis se desarrolla en este escenario, donde la síntesis de alto nivel (SAN) juega un papel central, generando implementaciones RTL adaptadas a las condiciones de la aplicación. Asimismo, TLM permite abordar por separado la implementación de la funcionalidad y de las interfaces del sistema. La utilización de lenguajes de alto nivel, tales como C/C++ y SystemC, reducen la distancia semántica entre la descripción algorítmica y su implementación hardware. Dicha transformación requiere conocer las principales características de la tecnología de implementación para obtener una calidad de los resultados requeridos en términos de prestaciones, potencia y área (PPA).
Después de realizar un estudio del estado del arte de la SAN, se presenta el flujo de diseño basado en SAN de dos aplicaciones de aceleración hardware. En el primero de los casos se trata de una aplicación para el procesado de eventos complejos. En el segundo de un filtro de bucle adaptativo para la decodificación de vídeo siguiendo el estándar H.264/SVC. Para ambos casos se ha utilizado SystemC como lenguaje de especificación. Se ha realizado una implementación FPGA sobre una plataforma basada en un dispositivo Xilinx Virtex 5FX, que incluye procesadores PowerPC440. Igualmente se ha demostrado el flujo de implementación hacia un IP ASIC. Durante el desarrollo de este trabajo de investigación se han creado experiencias de uso que reflejan la necesidad de una integración vertical de los flujos de diseño para poder obtener una convergencia de los aspectos temporales, siendo esto uno de los principales retos de la nueva generación de herramientas de síntesis de alto nivel. Se han tenido en cuenta la paralelización de funciones y bucles, y el control de los protocolos de comunicación. Se ha observado la necesidad de mantener el nivel RTL para la verificación del sistema, especialmente para la síntesis a partir de C/C++, donde no se dispone de información temporal ni de estructura del modelo, para validar la implementación realizada durante la fase de SAN.
