Emulación basada en FPGA de los efectos de los single event upsets ocasionados por la radiación en circuitos digitales tolerantes a fallos

• Autores: Felipe Serrano Santos
• Directores de la Tesis: Juan Antonio Clemente Barreira (dir. tes.), Hortensia Mecha López (dir. tes.)
• Lectura: En la Universidad Complutense de Madrid ( España ) en 2017
• Idioma: español
• Número de páginas: 120
• Tribunal Calificador de la Tesis: Daniel Mozos Muñoz (presid.), José Manuel Mendías Cuadros (secret.), Óscar Ruano Ramos (voc.), Jesús Javier Resano Ezcaray (voc.), Juan Antonio Maestro (voc.)
• Programa de doctorado: Programa de Doctorado en Ingeniería Informática por la Universidad Complutense de Madrid
• Materias:
  • Ciencias tecnológicas
    • Tecnología de los ordenadores
      • Arquitectura de ordenadores
    • Tecnología electrónica
      • Diseño de circuitos
• Enlaces
  • Tesis en acceso abierto en: Docta Complutense (pdf)
• Resumen
  • español

    Esta investigación explora los efectos de la radiación cósmica en circuitos digitales. El trabajo está dividido en dos partes. La primera parte de este trabajo se centra en poder emular uno de los efectos más comunes causados por dicha radiación: los Single Event Upsets (SEUs). La emulación de SEUs se realiza en dispositivos reconfigurables como son las FPGAs, ya que han ganado especial relevancia en sectores donde la radiación está presente, como son el sector aeroespacial y el de defensa. Esto es debido a las características tan beneficiosas que ofrecen en cuanto a consumo, flexibilidad, coste y prestaciones. Por ello, el principal objetivo ha sido aportar una herramienta de emulación de SEUs que no tenga las limitaciones del resto de herramientas existentes en el estado del arte. Esto significa que la herramienta debe ser no intrusiva, determinista y eficiente. La segunda parte de esta tesis doctoral, se ha centrado en explorar nuevas técnicas y metodologías en el ámbito del diseño digital tolerante a fallos para poder enfrentarse a la problemática que supone trabajar en entornos radiactivos.

    El resultado es de este trabajo es NESSY, una herramienta que inyecta errores en los distintos elementos de memoria de diseños digitales, emulando de esta manera a los SEUs. Debido a la heterogeneidad de las FPGAs, la manera de realizar dichas inyecciones difiere en función del tipo de elemento de memoria que pueda ser afectado por la radiación. Por lo tanto, se distinguen dos casos dependiendo de si el elemento de memoria pertenece a la memoria de configuración del dispositivo, o de si este elemento es un flipflop del propio circuito (común a cualquier diseño digital). Por este motivo, NESSY implementa dos metodologías para inyectar un error. La primera, realiza la inyección del error en bits de la memoria de configuración de las FPGAs, siendo una inyección eficiente, no intrusiva y determinista. Dicha metodología tiene cabida cuando se trabaja con circuitos implementados en FPGAs puesto que la memoria de configuración es propia de estos dispositivos. Para complementar a la primera, existe la segunda metodología que permite inyectar errores en flipflops. La inyección en flipflops también se realiza de manera eficiente y determinista pero se ha tenido que sacrificar la característica de no intrusividad, con el fin de poder mantener la eficiencia. Dicha metodología es aplicable a cualquier circuito digital y no se limita a los implementados en FPGAs. Esto supone el que sea posible evaluar la vulnerabilidad frente a SEUs de un diseño antes de su fabricación, traduciéndose en un beneficio tanto económico como de calendario.

    Gracias al desarrollo de esta herramienta, ha sido posible avanzar en la otra línea principal de esta investigación: el estudio de nuevas técnicas de protección de circuitos. Primero, se han decidido probar diferentes variantes de un método de protección de circuitos bien conocido y validado: la triple redundancia modular (TMR), con el fin de validar la herramienta. Para ello, se han realizado distintas campañas de inyección de errores a un conjunto de circuitos cuando éstos no tenían protección alguna (diseño original), y con distintos niveles de protección basados en la técnica TMR para poder comprobar así, que efectivamente los resultados obtenidos son consistentes a la protección esperada por dicha técnica. A continuación, se han desarrollado técnicas de protección novedosas para familias de circuitos específicas. La primera de ellas se centra en circuitos basados en redes neuronales de tipo Hopfield (HNN) y se basa en aplicar una redundancia parcial inteligente para obtener mejores resultados que los ofrecidos por el TMR. La segunda técnica de protección investigada se centra en circuitos que utilizan módulos hardware de propósito específico conocidos como procesadores digitales de señal (DSPs). Existen multitud de circuitos que hacen gran uso de operaciones aritméticas que puede beneficiarse de dicha técnica.

  • English

    This research explores the effects of cosmic radiation on digital circuits. The work isdivided in two differentiated parts. The fist one focuses on the emulation of one of the mosttypical effects caused by radiation: the Single Event Upsets (SEUs). The emulation of theSEUs is carried out on reconfigurable devices such as FPGAs. Said devices have obtainedspecial relevance in sectors where radiation is an issue, such as aerospace and defense. Thisrelevance is due to their useful features involving power consumption, flexibility, cost andperformance. The objetive has been to presesnt a fault injection tool that circumvents thelimitations of other similar tools in the state of the art, especially in terms of nonintrusivenessand performance. In other words, it has to be non-intrusive, deterministic andefficient. The second part of the doctoral thesis explores new techniques and methodologiesin the field of fault tolerant digital circuits in order to palliate the problems related toworking in radioactive environments.The result of this work is a tool called NESSY, which allows to emulate SEUS by meansof injecting errors in the memory cells of digital designs. The FPGAs are heterogeneous, sothe method to carry out the fault injections is different depending of the type of memory cellthat can be affected by radiation. Thus, two possible cases exist: 1) the memory cell belongsto the configuration memory of the device and 2) the memory cell is actually a flipflop inthe circuit (present in every digital design). Because of that, NESSY implements twomethodologies to inject an error..