Ayuda
Ir al contenido

Dialnet


Multithreaded dense linear algebra on asymmetric multi-core processors

  • Autores: Sandra Catalán Pallarés
  • Directores de la Tesis: Enrique Salvador Quintana Ortí (dir. tes.), Rafael Rodriguez Sanchez (codir. tes.)
  • Lectura: En la Universitat Jaume I ( España ) en 2018
  • Idioma: inglés
  • Número de páginas: 150
  • Tribunal Calificador de la Tesis: Ramón Doallo (presid.), José Ignacio Aliaga Estellés (secret.), Paolo Bientinesi (voc.)
  • Programa de doctorado: Programa de Doctorado en Informática por la Universidad Jaume I de Castellón
  • Materias:
  • Enlaces
    • Tesis en acceso abierto en: TDX
  • Resumen
    • español

      Esta tesis doctoral aborda dos problemas importantes. El primero es el diseño de kernels DLA de bajo nivel para arquitecturas compuestas por dos (o más) tipos de cores. La principal cuestión en este caso es como obtener un distribución de carga computacional balanceada entre los cores heterogéneos mientras se tiene en cuenta que algunos recursos, en particular los niveles de cache, son bien compartidos o privados. La segunda cuestión está parcialmente relacionada con la primera. Concretamente, en la teis se explora un alternativa a los sistemas basados en runtimes para extraer paralelismo sufciente para operaciones DLA complejas mientras se hace un uso eficiente de la jerarquía de cache de la arquitectura. Por tanto, el objetivo general de esta tesis es el estudio, diseño, desarrollo y análsis de soluciones experimentales que son conscientes de la arquitectura para la ejecución de operaciones DLA en arquitecturas de bajo consumo, más concretamente sistemas asimétricos.

    • English

      This dissertation targets two important problems. The first one is the design of low-level DLA kernels for architectures comprising two (or more) classes of cores. The main question we have to address here is how to attain a balanced distribution of the computational workload among the heterogeneous cores while taking into account that some of the resources, in particular cache levels, are either shared or private. The second question is partially related to the first one. Concretely, this dissertation explores an alternative to runtime-based systems in order to extract “sufficient" parallelism from complex DLA operations while making an efficient use of the cache hierarchy of the architecture. Thus, the main goal of this thesis is the study, design, development and analysis of experimental solutions that are architecture-aware for the execution of DLA operations on low power architectures, more specically asymmetric platforms.


Fundación Dialnet

Dialnet Plus

  • Más información sobre Dialnet Plus

Opciones de compartir

Opciones de entorno