High performance tunable CMOS continuous-time filters
- Autores: Jose María Algueta Miguel
- Directores de la Tesis: Antonio López Martín (dir. tes.), Carlos A. de la Cruz Blas (codir. tes.)
- Lectura: En la Universidad Pública de Navarra ( España ) en 2012
- Idioma: inglés
- Tribunal Calificador de la Tesis: Jaime Ramírez Angulo (presid.), Esther Oliva Rodríguez Villegas (secret.), Ramón González Carvajal (voc.)
- Materias:
- Texto completo no disponible (Saber más ...)
- Resumen
En este trabajo de investigación se proponen nuevas estrategias de diseño analógico para la implementación de filtros (transconductor-condensador). Como resultado final, se propone un filtro de orden 4 aplicable a la selección de canal en un receptor Bluetooth de conversión directa. La tesis está estructurada en tres niveles ordenados de abajo hacia arriba: técnicas básicas a nivel de dispositivo, nuevas topologías de circuitos a nivel de celda y finalmente nuevos diseños a nivel de sistema.
Las técnicas básicas utilizadas están basadas en transistores de puerta flotante (FG:Floating-Gate) y puerta cuasi-flotante (QFG:Quasi-Floating-Gate), así como en transistores MOS operando en la región de triodo En cuanto a las nuevas topologías a nivel de circuito, se presentan cuatro transconductores basados en transistores FG y QFG, consiguiendo implementaciones versátiles y compactas adaptadas a los requisitos de baja tensión y bajo consumo de los sistemas de comunicaciones modernos. Por otra parte, se proponen un transconductor y un multiplicador de corriente basados en transistores MOS operando en triodo. En este multiplicador se aplica el principio translineal a un nuevo esquema de polarización y a la operación en la región de triodo, siendo este un concepto apenas presente en la literatura.
Finalmente, en lo que se refiere a técnicas a nivel de sistema, se propone una nueva estrategia de diseño de topologías basada en transistores FG. Este nuevo método permite simplificar la estructura del filtro reduciendo el número de elementos activos, disminuyendo así el consumo de potencia y preservando la linealidad, que incluso mejora sustancialmente en determinadas condiciones. El fundamento de esta técnica consiste en reducir la amplitud de señal en las puertas de los transistores de entrada de los transconductores. De este modo, los requisitos de linealidad de dichos transconductores pueden ser rebajados permitiendo el uso de implementaciones más sencillas. Por otro lado, se utiliza un método de compensación de los ceros parásitos inherentes al uso de transconductores con entrada FG, permitiendo frecuencias de operación del filtro de hasta 1 Hz con la tecnología utilizada.
Todos los circuitos y sistemas propuestos a lo largo de esta tesis han sido fabricados usando una tecnología CMOS n-well doble-poly de o,5um. Además, los resultados de las medidas experimentales son presentados y analizados en cada caso para validar el funcionamiento del correspondiente diseño. Asimismo, se incluyen explicaciones teóricas, procedimientos de diseño y análisis de efectos de segundo orden a modo de validación del potencial de los circuitos propuestos en el campo del diseño de baja tensión y bajo consumo
