High level system design using SAVY: an application study

Koldo Tomasena, Igone Velez Isasmendi, A. Cortés, J. Pérez, Juan Sevillano Berasategui

Usando Python como HDL: estudio comparativo de resultados basado en el desarrollo de un periférico real

José Ignacio Villar, Jorge Juan Chico, Manuel Jesús Bellido Díaz, Paulino Ruíz de Clavijo Vázquez, David Guerrero Martos, Ana María Muñoz Reyes

Sistemas electrónicos bio-inspirados tolerantes a fallos

X. Iturbe, Armando Astarloa Cuellar, I. Martínez, M. Azcarate Askasua

Elemento de procesamiento para la predicción de la estructura secundaria óptima del RNA

A. Díaz Pérez, M.A. García Martínez, Rubén Posada Gómez

Implementación mediante FPGA de un sistema SVM de verificación de locutor

Rafael Ramos Lara, Mariano López García, Enrique Cantó, Luis Antonio Puente Rodríguez

Identificación de parámetros prosódicos en señales de voz, mediante el uso de dispositivos de hardware reconfigurable (FPGA)

Robinson Echeverri, Mauricio Morales Pérez, Julian David Echeverry

Convolucionador en tiempo real parametrizable de alta precisión

Javier Guadalajara Loza, Raúl Mateos Gil

Unidad Terminal Remota para aplicaciones espaciales

David Guzmán García, Manuel Prieto Mateo, Daniel García, Victor Ruiz, Javier Almena, Sebastián Sánchez Prieto, Daniel Meziat Luna

Sistema embedido de rápida auto-reconfiguración sobre Spartan-3

Enrique Cantó, Mariano López García, Francisco Fons Lluís, Rafael Ramos Lara

Arquitectura de un nodo con tiempo de encendido mínimo para una red de sensores inalámbrica. Prototipo basado en FPGA

Rosa Corti, Roberto Martínez, Estela D'agostino, Javier Belmonte, Enrique Giandoménico

JANUS: an FPGA-based super computer

Denis Navarro

Diseño de una arquitectura segmentada para computación de altas prestaciones en FPGA

Juan Pedro Cobos Carrascosa, R. Sanz, J.L. Ramos, José Carlos del Toro Iniesta, Antonio C, Lopez Jimenez

FPGA design of an audio processor

Joaquín Olivares

Diseño de placas con lógica programable como experiencia educativa en cursos de Grado

S. Fernández, A. Bergeret, L. Ciganda, J.P. Oliver

Arquitectura reconfigurable para estimación de movimiento sobre tamaño de bloque variable aplicando reducción de precisión en la representación de los píxeles

Joaquín Olivares

Entorno software para visualización y configuración de procesamiento de imágenes en tiempo real con plataformas reconfigurables

Francisco Barranco Expósito, Matteo Tomasini, Eduardo Ros Vidal, S. Granados, Javier Díaz Alonso

Procesamiento de imagen en tiempo real con FPGA desde una perspectiva de alto nivel: codec con DCT

P. Guerra, Sergio Cuenca Asensi

Protección de la Propiedad Intelectual de Cores basados en microprocesador

Luis Parrilla Roure, E. Castillo, Antonio García Ríos, Elías Todorovich, Antonio Lloris, Eduardo Boemo Scalvinoni

Interfaz de control y comunicaciones para guiado de unidades en convoy basado en la tarjeta DS-BD-2S200PCI

Francisco Javier Dongil Moreno, Felipe Espinosa Zapata, Álvaro Hernández Alonso, M. Salázar Arcucci

Implementación del algoritmo AES en modo CBC usando un MPSoC

José María Granado Criado, Miguel Ángel Vega Rodríguez, Juan Manuel Sánchez Pérez, Juan Antonio Gómez Pulido

A modeling of the throughput of various architectures and its confrontation in the case of the AES algorithm implementation

Óscar Pérez Castañeda, Y. Berviller

Implementación en FPGA de la arcotangente (Y/X) usando aproximaciones logarítmicas

Roberto Gutierrez Mazon, Victoria Torres, Javier Valls

Análisis de viabilidad de la implementación de algoritmos CFD en plataformas hardware reconfigurables

R. Sierra, Gabriel Caffarena Fernández, Carlos Carreras Vaquer, F. Palacios

Implementación en SoC reconfigurable de un codec spacewire basado en estándar ESA ECSS-E-ST-50-12C

P. Aguilar Jiménez, Manuel Prieto Mateo, David Guzmán García, D. García Ramírez, R. Castillo Rivas

Diseño de un sistema de evaluación de recursos internos de una FPGA

Beatriz Pérez Galán, Ignacio Bravo Muñoz, Alfredo Gardel Vicente, José Luis Lázaro Galilea, Javier Baliñas Santos

Content-based image recovering algorithm acceleration in a low-cost reconfigurable FPGA Cluster

César Augusto Pedraza Bonilla, Emilio Castillo, Javier Castillo Villar, José Luis Bosque Orero, José Ignacio Martínez Torre, Javier Cano Montero, Pablo Huerta Pellitero