Simulación de arquitecturas de computadores: mediante lenguaje VHDL

Este texto nace como consecuencia de la necesidad de contar con un resumen de sintaxis del lenguaje VHDL en castellano como herramienta habitual a la hora de realizar las prácticas de arquitectura de computadores.

Sin embargo, no se ha querido que se quedara únicamente en eso, un manual de usuario, sino que tuviera un valor añadido para la enseñanza de la arquitectura de computadores. Por tanto, se han propuesto una serie de prácticas, con introducciones teóricas apropiadas, con objeto de provocar, en los que las realicen, el gusto por el diseño.

Acceso de usuarios registrados

¿Es nuevo? Regístrese

Coordinado por: