Periodo de publicación recogido
|
|
|
Issue Queue Energy Reduction through Dynamic Voltage Scaling
V. Moshnyaga
IEICE transactions on electronics, ISSN 0916-8524, Vol. 85, Nº 2, 2002, págs. 272-278
Omitting Cache Look-up for High-Performance, Low-Power Microprocessors
K. Inoue, V. Moshnyaga, K. Murakami
IEICE transactions on electronics, ISSN 0916-8524, Vol. 85, Nº 2, 2002, págs. 279-287
Trends in High-Performance, Low-Power Cache Memory Architecture
K. Inoue, V. Moshnyaga, K. Murakami
IEICE transactions on electronics, ISSN 0916-8524, Vol. 85, Nº 2, 2002, págs. 304-314
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados