Periodo de publicación recogido
|
|
|
Evaluation of a Field-Programable VLSI Based on an Asynchronous Bit-Serial Architecture
M. Hariyama, S. Ishihara, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 91, Nº 9, 2008, págs. 1419-1426
N. Okada, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 91, Nº 9, 2008, págs. 1437-1443
Design of a Trinocular-Stereo-Vision VLSI Processor Based on Optimal Scheduling
M. Hariyama, N. Yokoyama, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 91, Nº 4, 2008, págs. 479-486
M. Hariyama, S. Yamadera, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 89, Nº 11, 2006, págs. 1551-1558
A Multi-Context FPGA Using Floating-Gate-MOS Functional Pass-Gates
M. Hariyama, S. Ogata, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 89, Nº 11, 2006, págs. 1655-1661
Architecture of a Fine-Grain Field-Programmable VLSI Based on Multiple-Valued Source-Coupled Logic
M. H. Haque, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 11, 2004, pág. 1869
Field-Programmable VLSI Based on a Bit-Serial Fine-Grain Architecture
M. Hariyama, W. Chong, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 11, 2004, pág. 1897
Dynamic-Storage-Based Logic-in-Memory Circuit and Its Application to a Fine-Grain Pipelined System
H. Kimura, T. Hanyu, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 85, Nº 2, 2002, págs. 288-296
Highly-Parallel Stereo Vision VLSI Processor Based on an Optimal Parallel Memory Access Scheme
M. Hariyama, S. Lee, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 84, Nº 3, 2001, págs. 382-389
A Three-Dimensional Instrumentation VLSI Processor Based on a Concurrent Memory-Access Scheme
S. Lee, M. Hariyama, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 80, Nº 11, 1997, págs. 1491-1498
T. Hanyu, S. Kazama, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 80, Nº 7, 1997, págs. 941-947
Design and Evaluation of a 4-Valued Universal-Literal CAM for Cellular Logic Image Processing
T. Hanyu, M. Arakaki, M. Kameyama
IEICE transactions on electronics, ISSN 0916-8524, Vol. 80, Nº 7, 1997, págs. 948-955
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados