Resumen de Caracterización eléctrica de nano-MOSFETs en tecnología SOI

John P. Artieda, Lionel Trojman, Felice Crupi, Lars-Ã…ke Ragnarsson

• español

  En esta investigación se reporta sobre la extensa caracterización eléctrica realizada, con poca distorsión y mayor fiabilidad, a dispositivos MOSFET de tamaño nanométrico con arquitectura ultra delgada tipo Fully Depleted (FD) en tecnología Silicon-On-Insulator (SOI) para reducir los efectos de canal corto. Se comparan los parámetros de dispositivos tipo nMOS, con tamaño de compuerta 10x1 μm2, con dieléctrico convencional (SiON) y dieléctrico alternativo de alto κ (HfO2). Los parámetros que se extraen son: espesor equivalente de óxido (EOT), voltaje umbral (VT) en función del voltaje de cuerpo SOI (VB), transconductancia (gm), pico de transconductancia (gm,max) y su relación con la movilidad. El objetivo es encontrar si los métodos de caracterización eléctrica clásicos pueden ser aplicables para estos nuevos dispositivos superando los retos y dificultades físicas que impone la tecnología de construcción SOI y demostrar si su funcionamiento es como el de los MOSFET convencionales. Los dispositivos semiconductores analizados fueron provistos por el consorcio IMEC en Bélgica y han sido caracterizados en el nuevo laboratorio de nanoelectrónica de la Universidad San Francisco de Quito (USFQ) en Ecuador.

• English

  This paper reports about the extensive electrical characterization, with low distortion and greater reliability, of MOSFET devices at nanometric scales with ultra thin Fully Depleted (FD) type architecture on Silicon-On-Insulator (SOI) technology to reduce the short channel effects. The parameters of nMOS type devices of 10x1 μm 2 gate dimensions with conventional dielectric (SiON) and alternative high-κ dielectric (HfO2) are compared. The extracted parameters are: equivalent oxide thickness (EOT), threshold voltage (VT) as a function of the SOI body voltage (VB), transconductance (gm), maximum transconductance (gm,max) and its corresponding relation with mobility. The objective is to find if the classic electrical characterization methodology can be applied to the new ultra thin devices overcoming the challenges and physical difficulties imposed by the SOI technology and to demonstrate if the ultra thin devices behavior is similar to conventional MOSFETs. The semiconductor devices analyzed were provided by the IMEC consortium in Belgium and have been characterized in the new nanoelectronics laboratory at Universidad San Francisco de Quito (USFQ) in Ecuador.