Resumen de Estudio: Un scanlet para prueba y actualización de diseños destinados a la verificación de controladores de lógica difusa

Luis E. Córdova Sosa, José Paz Campaña, Jorge Egoávil Retamozo

• español

  Este artículo presenta un trabajo preliminar acerca de la implementación de un Scanlet para: (a) chequeo automático de generación de patrones relacionados con circuitos digitales basados en unmodelo con interrupción en presencia de falla, (b) monitoreo y depuración in situ, (c) actualización dela arquitectura de un controlador lógico difuso, y (d) inyección de falla a nivel de pines usando JavaAPI. Los puntos (a)-(c) son tareas de verificación. Como primera aproximación, el sistema STUD ha sido desarrollado empleando la arquitectura (incorporada) JTAG (Joint Test Action Group) y configurada por un CPLD para chequeo y operaciones de programación. Entretanto, las operaciones son ejecutadas por Scanlet, el cual puede ser corrido desde una página de Internet. Finalmente, un controlador lógico difuso, a manera de un núcleo IP, se usa como marca caracteristica.

• English

  This article presents preliminary work on the implementation of a Scanlet for: (a) automatic checking of pattern generation related to digital circuits based on amodel with interruption in the presence of failure, (b) in situ monitoring and debugging, (c) update ofthe architecture of a fuzzy logic controller, and (d) pin-level fault injection using JavaAPI. Points (a)-(c) are verification tasks. As a first approximation, the STUD system has been developed using the (built-in) JTAG (Joint Test Action Group) architecture and configured by a CPLD for testing and programming operations. Meanwhile, the operations are executed by Scanlet, which can be run from an Internet page. Finally, a fuzzy logic controller, like an IP core, is used as a trademark.