A depth-constrained technology mapping algorithm for logic-blocks composed of tree-structured LUTs

• Autores: Nozomu Togawa, Koji Ara, Masao Yanagisawa
• Localización: IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 82, Nº. 3, 1999, págs. 473-482
• Idioma: inglés
• Texto completo no disponible (Saber más ...)