Ayuda
¿En qué podemos ayudarle?
×
Buscar en la ayuda
Buscar
¿En qué podemos ayudarle?
×
Buscar en la ayuda
Buscar
Ir al conteni
d
o
B
uscar
R
evistas
T
esis
Co
n
gresos
m
étricas
Ayuda
Cambiar idioma
Idioma
català
Deutsch
English
español
euskara
français
galego
italiano
português
română
Cambiar
Challenge Oriented Methodology for Analog Integrated Circuit Layout Design Training
Beriain, Andoni
[1]
;
Del Rio, David
[1]
;
Solar, Hector
[1]
;
Alvarado, Unai
[1]
;
Del Portillo, Jon
[1]
[1]
Universidad de Navarra
Universidad de Navarra
Pamplona,
España
Localización:
Libro de actas del XI Congreso de tecnologías, aprendizaje y enseñanza de la electrónica, TAEE 2014
:
11,12 y 13 de Junio de 2014. Universidad de Deusto. Bilbao
/
coord.
por
Ignacio Angulo Martínez
,
Javier García-Zubía
, 2014,
ISBN
9788469703496,
págs.
300-304
Idioma:
inglés
Texto completo no disponible
(Saber más ...)
Acceso de usuarios registrados
Identificarse
¿Olvidó su contraseña?
¿Es nuevo?
Regístrese
Ventajas de registrarse
Dialnet Plus
Opciones de compartir
Facebook
Twitter
Opciones de entorno
Sugerencia / Errata
©
2001-2024
Fundación Dialnet
· Todos los derechos reservados
Dialnet Plus
Accesibilidad
Aviso Legal
Coordinado por:
I
nicio
B
uscar
R
evistas
T
esis
Co
n
gresos
m
étricas
Ayuda
R
e
gistrarse