Ayuda
¿En qué podemos ayudarle?
×
Buscar en la ayuda
Buscar
¿En qué podemos ayudarle?
×
Buscar en la ayuda
Buscar
Ir al conteni
d
o
B
uscar
R
evistas
T
esis
Co
n
gresos
m
étricas
Ayuda
Cambiar idioma
Idioma
català
Deutsch
English
español
euskara
français
galego
italiano
português
română
Cambiar
Analysis and design of a robust average current mode control loop for parallel buck DC-DC converters to reduce line and load disturbance
Autores:
Gabriel Garcerá Sanfeliú
,
Emilio Figueres Amorós
Localización:
IEE Proceedings: Electric power applications
,
ISSN
1350-2352,
Vol. 151, Nº 4, 2004
,
págs.
414-424
Idioma:
inglés
Texto completo no disponible
(Saber más ...)
Acceso de usuarios registrados
Identificarse
¿Olvidó su contraseña?
¿Es nuevo?
Regístrese
Ventajas de registrarse
Dialnet Plus
Opciones de compartir
Facebook
Twitter
Opciones de entorno
Sugerencia / Errata
©
2001-2024
Fundación Dialnet
· Todos los derechos reservados
Dialnet Plus
Accesibilidad
Aviso Legal
Coordinado por:
I
nicio
B
uscar
R
evistas
T
esis
Co
n
gresos
m
étricas
Ayuda
R
e
gistrarse