Electrical Parameters Extraction of CMOS Floating-Gate Inverters

• J.E. Molinar-Solís ^[1] ; V.H. Ponce-Ponce ^[2] ; R.Z. García-Lozano ^[1] ; A. Díaz-Sánchez ^[3] ; J.M. Rocha-Pérez ^[3]
  1. [1] Universidad Autónoma del Estado de México

     Universidad Autónoma del Estado de México

     México

     
  2. [2] Instituto Politécnico Nacional

     Instituto Politécnico Nacional

     México

     
  3. [3] Instituto Nacional de Astrofísica, Óptica y Electrónica

     Instituto Nacional de Astrofísica, Óptica y Electrónica

     México

     

  Mostrar afiliaciones +
• Localización: Ingeniería, investigación y tecnología, ISSN 1405-7743, ISSN-e 2594-0732, Vol. 11, Nº. 3, 2010
• Idioma: inglés
• Títulos paralelos:
  • Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante
• Enlaces
  • Texto completo
• Resumen
  • español

    En este trabajo se brinda una metodología precisa para la extracción del factor de ganancia γ de la compuerta flotante en inversores CMOS, que constan de un interruptor para acceder temporalmente a la compuerta flotante. Con la metodología propuesta, el factor γ y otras capacitancias parásitas acopladas a la compuerta flotante pueden ser extraídas. Estos parámetros son de mucha importancia, ya que juegan un papel importante en el desempeño de circuitos analógicos y de señal mixta. La comparación entre cálculos teóricos y simulaciones es hecha utilizando dos celdas de prueba fabricadas de tecnología AMI ABN de 1.2 µm, a través de la organización MOSIS. Los parámetros extraídos pueden ser incorporados a macromodelos en PSpice para obtener simulaciones más precisas.

  • English

    This work provides an accurate methodology for extracting the floating-gate gain factory, of CMOS floating-gate inverters with a clock-driven switch for accessing temporarilly to the floating-gate. With the methodology proposed in this paper, the γ factor and other parasitic capacitances coupled to the floating-gate can be easily extracted in a mismatch-free approach. This parameter plays an important role in modern analog and mixed-signal CMOS circuits, since it limits the circuit performance. Theoretical and measured values using two test cells, fabricated in a standard double poly double metal CMOS AMI-ABN process with 1.2 µm design rules, were compared. The extracted parameters can be incorporated into floating-gate PS pice macromodels for obtaining accurate electrical simulation.