A Low-Cost At-Speed BIST Architecture for Embedded Processor and SRAM Cores

• Autores: M. H. Tehranipour
• Localización: Journal of electronic testing: Theory and applications, ISSN 0923-8174, Nº. 2, 2004, págs. 155-168
• Idioma: inglés
• Texto completo no disponible (Saber más ...)