Robust and secure s-box design with gated hybrid energy recovery logic (GHERL) for loT applications

• Ruban-Gladwin Mariappan ^[1] ; Nehru Kasthuri ^[2]
  1. [1] Anna University. Chennai. Jayaraj Annapackiam CSI College of Engineering Electronics and Communication Engineering. Nazareth. Tamilnadu. India
  2. [2] Anna University. Chennai. Kongu Engineering College. Electronics and Communication Engineeering. Perundurai. Tamilnadu. India
• Localización: Revista DYNA, ISSN-e 0012-7361, ISSN 0012-7361, Vol. 97, Nº 1, 2022 (Ejemplar dedicado a: La pequeña iSIM de Satlantis analizando la tierra desde el espacio), págs. 79-84
• Idioma: inglés
• Títulos paralelos:
  • Diseño robusto y seguro de una s-box con lógica híbrida de recuperación de energía (GHERL) para aplicaciones loT
• Texto completo no disponible (Saber más ...)
• Resumen

  • La red inteligente del Internet de las Cosas (IoT) depende en gran medida de la transmisión de datos a través de canales inalámbricos. Por lo tanto, debe ser diseñada para ser robusta contra los ataques de hackers y piratas informáticos. La confidencialidad en los dispositivos IoT es directamente proporcional a la complejidad y al consumo de energía. Para mitigar estos problemas, este trabajo propone un diseño de caja de sustitución segura (S-Box) que se explota en el IoT para aplicaciones de ciberseguridad. La S-Box se basa en la Lógica Híbrida de Recuperación de Energía (GHERL) que es una amalgama de dos técnicas diferentes como son la lógica adiabática y el power gating. La lógica adiabática se prefiere para conseguir una alta eficiencia energética en aplicaciones prácticas como los dispositivos portátiles y de mano. La técnica de Power Gating se prefiere para reducir las pérdidas de potencia y el consumo de energía. La puerta GHERL XOR y la S-Box propuestas se implementan con tecnología de 125nm en la herramienta EDA de Tanner. Los resultados de los experimentos muestran que el nuevo diseño de la S-Box con GHERL XOR disminuye el consumo de energía en un 1,76%, 35,26%, 36,81%, 41,01% y reduce la potencia de fuga en un 58,54%, 20,27%, 27,38%, 13,63% en comparación con las técnicas existentes, como la S-Box con transistor sleep, el transistor dual sleep, el dual-stack y el enfoque sleepy keeper.