Implementación de un Codificador y Decodificador Reed Solomon (204,188) en una Tarjeta FPGA con el Algoritmo de Euclides Modificado

• Autores: Cristian Oñate, Pablo Aníbal Lupera Morillo
• Localización: Journal of Science and Research: Revista Ciencia e Investigación, ISSN 2528-8083, Vol. 3, Nº. Extra 2, 2018 (Ejemplar dedicado a: XXVIII Jornadas de Ingenería Eléctrica y Electrónica 2018 - XXVIII JIEE), págs. 35-42
• Idioma: español
• Títulos paralelos:
  • mplementation of a Reed Solomon encoder and Decoder (204.188) on an FPGA cardwith Euclid’s modified algorithm
• Enlaces
  • Texto completo (pdf)
• Resumen
  • español

    En este artículo se realiza un análisis de la teoría del código Reed-Solomon, para luego describir específicamente la codificación y decodificación del código Reed-Solomon (204, 188) en VHDL. Posterior a eso, se implementó el código descrito en la tarjeta FPGA Virtex 5 XUPV5-LX110T. El diseño del codificador se lo realizó usando su arquitectura genérica, mientras que para el decodificador se usaron como base los algoritmos de Euclides Modificado, Chien y Forney. Finalmente, se verificó su correcto funcionamiento y se determinó la cantidad de recursos utilizados de la tarjeta al implementar el algoritmo estudiado.

  • English

    This article performs an analysis of the Reed-Solomon code theory, and then specifically describes the coding and decoding of the Reed-Solomon code (204, 188) in VHDL. After that, the code described in the Virtex 5 XUPV5-LX110T FPGA card was implemented. The encoder design was made using its generic architecture, while the decoder was used as the basis of the algorithms of Euclid Modified, Chien and Forney. Finally, the correct operation was verified and the amount of resources used on the cardwas determined when implementing the studied algorithm