An Integrated CAD Methodology for Yield Enhancement of VLSI CMOS Circuits Including Statistical Device Variations

• Autores: P. Crippa, M. Conti, S. Orcioni
• Localización: Analog integrated circuits and signal processing: An international journal, ISSN 0925-1030, Vol. 37, Nº 2, 2003, págs. 85-102
• Idioma: inglés
• Texto completo no disponible (Saber más ...)