Controlador difuso parametrizable basado en un núcleo de procesamiento reconfigurable descrito en VHDL

• Agenor Polo Zabaleta ^[2] ; Mario Esmeral Palacio ^[1]
  1. [1] Universidad del Norte

     Universidad del Norte

     Colombia

     
  2. [2] Programa Jóvenes Investigadores Colciencias 2006
• Localización: Ingeniería y desarrollo: revista de la División de Ingeniería de la Universidad del Norte, ISSN 0122-3461, Nº. 22, 2007 (Ejemplar dedicado a: Julio - Diciembre), págs. 107-123
• Idioma: español
• Enlaces
  • Texto completo
• Resumen
  • español

    En este artículo se describe el diseño de un controlador difuso en hardware. Estos dispositivos normalmente son construidos para una planta en específico, lo cual dificulta su rango de aplicabilidad. El desarrollo presentado se basa en un procesador difuso parametrizable, lo que permite su configuración para ser utilizado en el control de distintas plantas sin variar su hardware. En este caso es posible modificar, utilizando reglas tipo Mamdani, la partición del universo de discurso de cada variable de entrada desde 1 hasta 5 conjuntos difusos, con funciones de membresía triangular o G-linear para las variables de entrada y conjuntos tipo singleton para la salida, lo cual reduce la complejidad de cálculo del desdifusificador. El desarrollo fue implementado mediante VHDL y sintetizado en un FPGA Cyclone Ep1c20f400c7 de ALTERA. El diseño propuesto tiene una capacidad para dos puertos de entrada y uno de salida, empleando una resolución de 10 bits en cada uno (tanto de entrada como de salida). El artículo presenta los resultados y las conclusiones de la síntesis del diseño, así como una comparación con un controlador PID tradicional.

  • English

    The article describes the design of a hardware fuzzy controller. These devices are usually builded for an specific plant difficulting its range of applicability. The presented development is based on a parametizable fuzzy processor, it allows being configurated for use in the control of vary plants without hardware variation. In this case is possible to modify, using Mamdani type rules, the partition of the discourse’s universe for each input variable from 1 to 5 fuzzy sets, with triangular or G-linear membership functions for the input variables and singleton type sets for the output, reducing the calculation complexity of the defuzzyfier. The development was implemented using VHDL and synthesized inside an ALTERA Cyclone Ep1c20f400c7 FPGA device. The proposed design has a capacity for 2 input and 1 output port, using a 10 bits resolution at each one (input and output). The paper shows the results and conclusions about design’s synthesis, as well as a comparison with a traditional PID controller.