Resumen de Análisis de la actividad nodal en circuitos digitales CMOS: estimación del consumo
Se presenta un método de análisis de la actividad de los nodos de circuitos digitales CMOS basado en una estrategia de dos niveles. En el primer nivel, se caracterizan los módulos de la librería que utiliza el circuito por simulación eléctrica de los mismos. En el segundo nivel, se incorpora la información de los retrasos de cada módulo en el modelo que utiliza el simulador lógico. En el postprocesado de la simulación lógica se incorporan los valores de consumo obtenidos en el primer nivel para realizar la estimación de consumo del circuito multiplicador realizado en tecnología CMOS de 1.5μm de ES2, en el que se obtiene que la actividad innecesaria debida a los espúreos representa un 50% del consumo total.
