Resumen de Técnica de recuperación de reloj en transmisión digital en modo ráfaga para sistemas de fibra óptica: ASIC CPC
Fernando Herrerías Martín, Charles A. Eldering, Raquel Martín Gómez, P. J. García Arribas
En este artículo se presenta el Clock Phase Correlation (CPC) Application Specific Integrated Circuit (ASIC), que incorpora una técnica de recuperación de reloj necesaria en los sistemas de transmisión por ráfagas.Esta técnica, basada en el algoritmo de correlación, realiza funciones de recuperación de fase de reloj, sincronización de la ráfaga (localizando el primer bit de datos), y generación de alarmas indicando al transmisor si debe adelantar o retrasar la ráfaga para mantenerla dentro de márgenes. Los datos a la entrada presentan un preámbulo, con la sequencia '0 1 0', que es muestreado con diez fases de reloj y correlado con múltiples muestras almacenadas de la misma secuencia con desplazamientos diversos. Se presentan algunos resultados del mismo con frecuencias que oscilan entre 38 y 90 MHz. También se presentan resultados del ASIC funcionando en un sistema de fibras óptica real. Estas pruebas muestran unos resultados con una penalización de tan solo 2 dB en la extracción del reloj con respecto a un sistema de recuperación de reloj ideal.
