Resumen de Especificaciones de alto nivel usando VHDL

José Manuel Mendías Cuadros, Román Hermida Correa, Rafael Aurelio Moreno Vozmediano, M. Fernández, P. Rupérez Arribas

• Este artículo estudia los requisitos expresivos que necesita una especificación realista de un circuito sintetizable por una herramienta automática de lenguaje viable para la misma analizando su uso desde las ópticas de simulación y síntesis. Se propone un subconjunto apropiado y se describe un método de especificación que facilita la labor del diseñador y permite la integración de la herramienta en un entorno completo de CAD.