Se propone una herramienta para la optimización global de celdas analógicas que permite reducir la variabilidad de las especificaciones frente a cambios aleatorios en los parámetros tecnológicos. La optimización se hace mediante técnicas estadísticas y la reducción de la variabilidad se logra usando una función coste multimemoria y técnicas heurísticas apropiadas para controlar la dinámica del proceso de optimización. La validez de las heurísticas propuestas se demuestra sobre una función prueba con múltiples mínimos locales, así como vía el dimensionado de un OTA Miller y un OTA Plegado cascode en tecnología CMOS de 1.5 μm
© 2001-2024 Fundación Dialnet · Todos los derechos reservados