Implementación de operadores on-line sobre FPGAs

• Autores: Javier Morán Carrera, Ignacio de los Ríos Carmenado, Juan M. Meneses Chaus
• Localización: VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993, 1993, págs. 357-362
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • Se presentan implementaciones sobre FPGAs de operadores de aritmética de dígitos con signo y serie en-línea. La aritmética de dígitos con signo (SDA) tiene la interesante propiedad de no necesitar lógica de acarreo en los sumadores, con la consiguiente mejora de velocidad. Además, sirve de base para los operadores serie en-línea. Estos operadores pueden funcionar empezando la computación por el dígito más significativo, con lo que se mejora la eficiencia de la implementación cuando éstos se encuentran dentro de bucles iterativos o recursivos. Las técnicas aquí mostradas son aplicables especialmente a las FPGAs, donde la escasez de recursos disponibles limita en muchos casos el empleo de éstas como elementos computacionales.