Arquitectura secuencial con memoria centralizada para el cálculo de la DCT/IDCT

• Autores: M. Sánchez-López, Emilio López Zapata
• Localización: VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993, 1993, págs. 25-30
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo presentamos una arquitectura específica para el cálculo unificado de la Transformada Discreta Coseno (DCT) y su inversa (IDCT) sobre secuencias de N= 2n datos. La arquitectura propuesta es secuencial con un único procesador y memoria centralizada. Está basada en un algoritmo de cálculo directo y utiliza un método de generación de direcciones libre de circuitos aritméticos. Así mismo, presentamos una implementación de la misma (para el caso particular de N=8) realizada con standard cells.