Disseny i optimització d'un buffer en tecnologia CMOS

• BotaColl Sampol, Juan Carlos ^[1] ; Moreno Azcoytia, Emilio ^[1]
  1. [1] UIB
• Localización: enginy@eps: revista de l'Escola Politècnica Superior, ISSN 1889-4771, Nº. 1, 2009, págs. 41-43
• Idioma: catalán
• Enlaces
  • Texto completo  1    2 (pdf) 
• Resumen

  • L'objectiu d'aquest treball és trobar el nombre d'etapes que optimitzen la velocitat d'un buffer CMOS. Per realitzar el disseny i simulació utilitzarem l'eina de CAD Microwind, la qual ens permet dissenyar el layout del nostre circuit.