Sistema de memorias multipuerto en sistemas multiprocesadores RISC

• Autores: Juan Carlos Tejero Calado, Alfonso Gago Bohorquez
• Localización: VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, 1992, págs. 535-536
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En el actual trabajo presentamos una estructura de memoria multipuerto, la cual en un principio no ofrece conflictos de acceso por parte de los procesadores que a ella se conecten, siempre y cuando dichos procesadores estén construidos bajo la filosofía de diseño RISC. La tecnología usada es CMOS de 1µm