Algunos criterios de diseño en circuitos de compresión digital de señal basados en FFT

• Autores: Teresa Riesgo, R Asensi, J. E Ortiz, J. Uceda
• Localización: VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas, 1992, págs. 471-476
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo se presentan los resultados diseño de tres estudios realizados para el diseño del ASIC denominado "Compresor digital". Este circuito contendrá la lógica necesaria para calcular transformadas de Fourier, mediante algoritmo de transformada rápida. En el primero de los estudios se muestra una cuantificación de los errores cometidos al utilizar formatos de datos en coma fija en el cálculo de transformadas de Fourier. En el segundo se proponen estructuras de mariposas FFT, utilizando radix dos, cuatro,y radix mixto. En el tercero se evalúan dos estrategias de test para los bloques aritméticos (sumadores y multipicadores) incluidos en el ASIC, presentando resultados para una estrategia basada en la aplicación directa de vectores de test y otra basada en la inclusión de bloques de autotest. De los resultados obtenidos en estos tres estudios, se han tomado decisiones en cuanto a la arquitectura y características del circuito, en las distintas fases del desarrollo del ASIC.