Resumen de Acelerador sistólico lineal para Redes Neuronales Celulares
Desde que fueron originalmente propuestas en [1], las Redes Neuronales Celulares (RNC) han encontrado múltiples aplicaciones [2]-[7]. Por sus características de simplicidad, regularidad y reducido conexionado resultan de gran interés para su implementación VLSI.
En este artículo se presenta un acelerador hardware para la evaluación de RNCs basado en una arquitectura sistólica, se realiza un estudio analítico simple de su rendimiento y se aportan datos experimentales obtenidos de su implementación sobre una red de transputers.
