En este trabajo se presenta un sistema de ayuda a la detección y diagnosis de fallos a nivel transistor en circuitos digitales MOS utilizando un método de compresión basado en firmas espectrales. Las tareas a realizar son la edición gráfica del circuito, generación de lista de fallos y eliminación de fallos equivalentes ("fault collapsing"), simulación de fallos, análisis espectral de la respuesta del circuito y la verificación de los circuitos bajo test a partir de los datos proporcionados por un Sistema de Análisis Lógico (LAS)
© 2001-2025 Fundación Dialnet · Todos los derechos reservados