Se introduce una arquitectura serie multiplexada en el tiempo para optimizadores monolíticos programables usando técnicas SC. Se presentan resultados experimentales para un prototipo CMOS de 3[mi]m.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados