Resumen de Análisis de fallos introducidos por diseño en circuitos CMOS VLSI
Jaume Agapit Segura Fuster, V. Champac, Rosa Rodríguez Montañes, Joan Figueras Pamies, A. Rubio
En este trabajo se presenta un procedimiento que permite la inducción de fallos físicos en circuitos integrados. La ventaja del método reside en el hecho que la técnica utilizada para provocar estos defectos está controlada totalmente por el usuario teniendo acceso a parámetros característicos de cada efecto.
Asimismo se exponen los resultados experimentales obtenidos a partir de estos circuitos, comparandolos en algunos casos con los obtenidos por otros autores que utilizan técnicas diferentes para la obtención de estos defectos.
