Ayuda
Ir al contenido

Dialnet


Simulación mediante lenguaje VHDL de una unidad de control microprogramada con fines diidácticos

  • Autores: Rafael Rico López, José Antonio de Frutos Redondo, Julia Clemente Párraga, Daniel Meziat Luna
  • Localización: III Jornadas de Informática. Actas: El Puerto de Santa María (Cádiz), 14 al 18 de julio 1.997 [sic] / Juan Carlos Torres Cantero (dir. congr.), 1997, ISBN 84-8498-463-X, págs. 475-476
  • Idioma: español
  • Texto completo no disponible (Saber más ...)
  • Resumen
    • En el presente trabajo se describe una aplicación desarrollada en lenguaje VHDL con el fin de realizar la simulación de la arquitectura de un microprocesador de 32 bits cuya unidad de control es microprogramada. El fin de esta aplicación es didáctico.

      Hemos querido aprovechar toda la potencia del VHDL a la didáctica de la Arquitectura de Computadores ya que nos permite, en el nivel más bajo, abstraer conocimiento obviando toda la problemática del conexionado de circuitos físicos y, en el nivel más avanzado, estudiar la implementación de algoritmos, técnicas arquitectónicas y sus rendimientos de una forma gráfica que sería muy difícil de llevar a cabo con dispositivos comerciales.

      El diseño de la aplicación cubre todos los aspectos propios de la Arquitectura de Computadores excepto el nivel tecnológico de implementación en silicio. Se ha construido la ruta de datos, se ha diseñado el juego de instrucciones y su formato, se ha determinado el tipo de secuenciamiento del microprograma y el formato de las microinstrucciones y se han corrido programas sobre esta máquina evaluando su correcto funcionamiento. Este trabajo no solo no agota las posibilidades didácticas de esta línea sino que permite explorar nuevos caminos.


Fundación Dialnet

Dialnet Plus

  • Más información sobre Dialnet Plus

Opciones de compartir

Opciones de entorno