Resumen de Diseño de sistemas hardware soportado por técnicas formales
Tomás Robles Valladares, Andrés Marín López, Carlos Delgado Kloos, Tomás Pedro de Miguel Moro
En este artículo se define una metodología de diseño de sistemas hardware que toma lo mejor de tres formalismos: la conveniencia de los Diagramas de Tiempo para la captura de requisitos, la semántica formal de LOTOS para garantizar la corrección de los diseños y la existencia de entornos de síntesis automáticos y semiautomáticos basados en VHDL.
La metodología propuesta, se ha basado en lenguajes, herramientas y metodologías existentes. Sin embargo ha sido necesaria la selección de los subconjuntos adecuados de cada lenguaje, y el desarrollo de herramientas para soportar la metodología y automatizar las traducciones (compiladores). Especial mención merece el desarrollo de un traductor de LOTOS a VHDL.
Esta metodología combinada con las ya existentes para la producción de software, permite abordar la tarea de co-diseño de sistemas hardware software. Una de las aplicaciones inmediatas de esta metodología es la definición e implementación de pruebas para dispositivos hardware. La aplicación de la traducción de LOTOS a VHDL se ilustra mediante el desarrollo de un ejemplo: un ethernet bridge.
