Resumen de Simulación del lenguaje ensamblador de un procesador RISC: Windeluxe

Juan Touriño, G. Comesaña, Ramón Doallo

• El siguiente trabajo consiste en la implementación de un simulador del lenguaje ensamblador del procesador RISC hipotético DLX, descrito en [1]. El objetivo es conseguir un entorno amigable de programación para un lenguajes de bajo nivel, como es un ensamblador, y enfocarlo hacia un campo puramente didáctico, como una herramienta de introducción al aprendizaje de un ensamblador RISC, más sencillo que el de un procesador CISC en cuanto a su repertorio de instrucciones. Con el fin de facilitar la interacción con el usuario y la programación se ha realizado además una extensión del repertorio original de instrucciones. Por otra parte, la estructura del simulador es muy modular con el fin de que se puedan modificar y ampliar partes del mismo de forma sencilla.