New digital demodulator with matched filters and curve segmentation techniques for BFSK demodulation: FPGA implementation and results

• Torres Gómez, Jorge ^[1] ; Hernández, Fidel ^[2] ; Habermann, Joachim ^[3]
  1. [1] Departamento de Telecomunicaciones y Telemática. Facultad de Ingeniería Eléctrica. CUJAE, Cuba.
  2. [2] Department of Telecommunications and Telematics, Electrical School, CUJAE, Cuba.
  3. [3] Full professor in the Department of Electrical Engineering and Information Technology of the Technische Hochschule Mittelhessen (THM), University of Applied SciencesGiessen, Germany.

  Mostrar afiliaciones +
• Localización: Ingeniería e Investigación, ISSN-e 2248-8723, ISSN 0120-5609, Vol. 36, Nº. 1, 2016, págs. 105-110
• Idioma: inglés
• Títulos paralelos:
  • Nuevo demodulador digital con filtros macheados y técnicas de segmentación de curvas para la demodulación de señales BFSK: Implementación en FPGA y resultados
• Enlaces
  • Texto completo (pdf)
• Resumen
  • español

    El presente artículo aborda la implementación digital de un nuevo esquema de demodulación para la modulación Binary Frequency Shift Keying (BFSK), y tiene dos objetivos principales: la descripción del desempeño del nuevo método, así como su implementación con la tecnología FPGA. El desempeño se analiza teniendo en cuenta el total de bits demodulados libre de errores en un ambiente sin ruido, y por medio del parámetro BER. El método propuesto exhibe un mejor desempeño en cuanto a estos parámetros en comparación con otras soluciones reportadas. Adicionalmente, la solución obtenida muestra menor complejidad que las reportadas en la literatura científica, teniendo en cuenta el total de sumadores y multiplicadores. La implementación del demodulador propuesto se desarrolla sobre un sistema FPGA, y con el empleo de la aplicación System Generator se obtienen los resultados de prueba y simulación.

  • English

    The current article addresses digital implementation of new demodulation schemes for Binary Frequency Shift Keying (BFSK), and has two main objectives: of the description of the performance of the new processing method and its implementation on FPGA technology. Performance is analyzed by means of the total number of demodulated bits free of errors without noise, and by means of the BER parameter. The proposed method exhibits to have better performance than the solutions reported. Additionally, the solution obtained shows lower complexity than reported methods in regard to the total number of adders and multipliers. The implementation is described for FPGA systems, and the System Generator software is used for testing and simulating the results.