Arquitectura para transmisores HART de alta exactitud

• Autores: Deivid Efrain Tellez, Asfur Barandica López, Edgar Charry Rodríguez, Jorge Ramírez Beltrán
• Localización: Revista Científica de Ingeniería Electrónica, Automática y Comunicaciones, ISSN-e 0258-5944, ISSN 1815-5928, Vol. 35, Nº. 1, 2014, págs. 93-104
• Idioma: español
• Títulos paralelos:
  • Architecture for high accuracy HART transmitters
• Enlaces
  • Texto completo (pdf)
• Resumen
  • español

    Los transmisores 4-20 mA de alta exactitud generalmente utilizan procesamiento digital de señales para compensar y calibrar su salida, debido a esto, el consumo de corriente está cerca del límite de los 4 mA. En este trabajo se presenta una arquitectura que permite adicionar la capacidad de comunicación digital HART y al mismo tiempo mantener los componentes y algoritmos usados en el transmisor original. Para el desarrollo de este trabajo se utilizó como base la arquitectura de un transmisor de presión piezoresistivo con un error de 0,2% de fondo de escala que usa un procesador digital de señales para sensores DSSP. Las pruebas demostraron que la arquitectura propuesta cumple con todos los requisitos del protocolo HART versión 6.0 y el error de la salida analógica y digital se conservó en el 0,2% de fondo de escala.

  • English

    In this paper a novel HART transmitter architecture is presented, based on a high accuracy 4-20 mA transmitter. Its main purpose is to develop a transmitter with a digital communication protocol without negatively affecting the 4-20 mA transmitter performance. It was used in this work a high accuracy pressure transmitter (error of less than 0.1% F.S.) that requires the use of digital signal processing for the compensation and calibration process. This circuit uses a digital sensor signal processor (DSSP) and the digital communication capacity in order to acquire the needed data to meet the HART standard requirements.