Resumen de Diseño e implementación de un sistema de recuperación de la temporización asíncrono totalmente digital

José Jaime Valenciano Rojas, Renato Rímolo-Donadio

• español

  Este trabajo describe el diseño e implementación de una unidad de recuperación de la temporización completamente digital, para un sistema de comunicación que utiliza recepción paralela de datos, con modulación 4-PAM, filtrado Raised Cosine y una frecuencia nominal de muestreo de 1,1 GHz. Se explica el diseño de los diferentes bloques dentro del sistema, así como los resultados pertinentes a las simulaciones y la implementación física en FPGA. 

• English

  This work addresses the design and implementation of a timing recovery unit for a communication system with parallel reception, 4-PAM modulation, raised cosine filtering and a nominal sampling frequency of 1,1 GHz. The design of the building blocks within the system, as well as simulation results and the physical implementation in FPGA are discussed.