Realización y verificación de circuitos con estructura BILBO

• Autores: Niceto Pérez Cagigal, María de Mar Martínez Solórzano, Salvador Bracho
• Localización: Revista de informática y automática, ISSN 0210-8712, Año 22, Nº. 4, 1989, págs. 19-30
• Idioma: español
• Títulos paralelos:
  • Design and checking/ testing of Bilbo structured circuits
• Texto completo no disponible (Saber más ...)
• Resumen
  • español

    Se han desarrollado numerosas técnicas que tratan de simplificar la verificación de los circuitos secuenciales. La mayor parte de éstas actúan dividiendo los circuitos en bloques combinacionales y elementos de memoria, reduciendo el problema de la verificación a los bloques combinacionales.

    Dado que los test aleatorios producen resultados satisfactorios en circuitos combinacionales, este tipo de test ha sido ampliamente utilizado en los métodos de diseño para testabilidad, bien de forma opcional o exclusiva, como es el caso de los circuitos BILBO. La realización de un circuito BILBO no es trivial, debido a la existencia de lazos de realimentación entre la parte secuencial y la combinacional. Así proponemos un modelo genérico de implementación de circuitos con estructura BILBO y lo aplicamos al diseño de una ALU básica.

    En la etapa de test, la cual justifica utilizar éstas técnicas, verificamos la ALU para fallos del tipo stuck simples y múltiples.

  • English

    Many techniques have been developed in a attempt to simplify the checking of sequential circuits. Most of them split the circuit into combinational blocks and memory elements. This reduces the problem of checking to one of testing the combinational blocks.

    Since random test give satisfactory results in combinational circuits, this type of test has been widely used in Design for Testability (DFT) methods either optionally or exclusivelly, the circuit is not easy owing to the existence of feedback connections between the sequential and combinational part of the circuit. We propose a generic model for the implementation of BILBO structured circuits and apply it to the design of an elementary ALU.

    In the test stage, which is where the use techniques is justified, we check the ALU for simple and multiple stck faults.