Resumen de Avalidação topologica de circuitos VLSI
- English
The realization of complex integrated circuits demand a topdown design methodology based in the predictive topological evaluation of the circuit. This evaluations is done by a CAD tool (topological evaluator), which provides the floor plan of the future circuit which describes the shape and size of its main blocks and the topological constraints to which they are submitted.
- português
A realização de sistemas integrados complexos em uama pastilha de silício requer uma metodologia descendente de concepçao baseada na avalidação topológica predictiva do circuito. Esta avalidação é realizada por meio de uma ferramenta de software (avalidador topológico) que fornece a planta baixa do futuro circuito, com a forma e o tamanho dos principais blocos funcionais e as restrições topológicas, as quais estão submetidos.
