La Aplicación de la Redundancia Modular Triple (TMR) a Sistemas Microcomputadores presenta el problema del elevado número de votadores necesarios para efectuar la votación en todas las líneas de interconexión entre el microprocesador y la memoria. Se presenta una estructura de microcomputador-TMR con bus de interconexión de tiempo compartido que permite la votación del flujo de información microP- M en ambos sentidos disminuyendo el número de votadores. Se modela la función fiabilidad de esta estructura y se compara con otras soluciones.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados