A 3 V Low Power 156/622/1244 Mbps CMOS Parallel Clock and Data Recovery Circuit for Optical Communications

• Autores: H. M. Seo
• Localización: IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 83, Nº 8, 2000, págs. 1720-1727
• Idioma: inglés
• Texto completo no disponible (Saber más ...)