A Reduced-Sample-Rate Sigma-Delta-Pipeline ADC Architecture for High-Speed High-Resolution Applications

• Autores: V. Majidzadeh
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 89, Nº 6, 2006, pág. 692
• Idioma: inglés
• Texto completo no disponible (Saber más ...)