A Power- and Area-Efficient SRAM Core Architecture with Segmentation-Free and Horizontal/Vertical Accessibility for Super-Parallel Video Processing

• Autores: H. Kawaguchi, M. Yoshimoto, J. Miyakoshi, Y. Murachi, T. Ishihara
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 89, Nº 11, 2006, págs. 1629-1636
• Idioma: inglés
• Texto completo no disponible (Saber más ...)