Design and Evaluation of a Massively Parallel Processor Based on Matrix Architecture (INVITED)

• Autores: T. Shimizu, M. Nakajima
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 89, Nº 11, 2006, págs. 1512-1518
• Idioma: inglés
• Texto completo no disponible (Saber más ...)