A Fully Integrated 1.7-3.125 Gbps Clock and Data Recovery Circuit Using a Gated Frequency Detector

• Autores: R. J. Yang, S. I. Liu
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 88, Nº 8, 2005, pág. 1726
• Idioma: inglés
• Texto completo no disponible (Saber más ...)